メインナビゲーションにスキップ
検索にスキップ
メインコンテンツにスキップ
東北大学 ホーム
English
日本語
ホーム
プロファイル
研究部門
研究成果
専門知識、名前、または所属機関で検索
Scopus著者プロファイル
吉川 浩
教授
国際集積エレクトロニクス研究開発センター
h-index
71
被引用数
2
h 指数
Pureの文献数とScopusの被引用数に基づいて算出されます
1991 …
2022
年別の研究成果
概要
フィンガープリント
ネットワーク
研究成果
(10)
類似のプロファイル
(1)
Pureに変更を加えた場合、すぐここに表示されます。
フィンガープリント
Ko Yoshikawaが活動している研究トピックを掘り下げます。このトピックラベルは、この研究者の研究成果に基づきます。これらがまとまってユニークなフィンガープリントを構成します。
1
類似のプロファイル
Design
Computer Science
100%
Timing Optimization
Computer Science
86%
Flip-Flop
Computer Science
73%
Mapping Algorithm
Computer Science
64%
Mathematical Optimization
Computer Science
64%
Application Specific Integrated Circuit
Computer Science
53%
Technology Mapping
Computer Science
48%
Hardware
Computer Science
44%
研究成果
年別の研究成果
1991
2004
2006
2022
5
Article
2
Conference contribution
1
Chapter
1
Paper
1
その他
1
Conference article
年別の研究成果
年別の研究成果
Energy-Efficient Convolution Module with Flexible Bit-Adjustment Method and ADC Multiplier Architecture for Industrial IoT
Li, T.
,
Ma, Y.
,
Yoshikawa, K.
,
Nomura, O.
&
Endoh, T.
,
2022 5月 1
,
In:
IEEE Transactions on Industrial Informatics.
18
,
5
,
p. 3055-3065
11 p.
研究成果
:
Article
›
査読
Energy Efficient
100%
Dynamic Power Consumption
100%
Data Analysis
100%
Representation
100%
Industrial Internet of Things
100%
1
被引用数 (Scopus)
Logic synthesizer with optimizations in two phases
Yoshikawa, K.
&
Muroga, S.
,
2016 4月 19
,
The VLSI Handbook: Second Edition.
CRC Press
,
p. 36.1-36.8
研究成果
:
Chapter
Budgeting-free hierarchical design method for large scale and high-performance LSIs
Nakamura, Y.
,
Tagata, M.
,
Okamoto, T.
,
Tawada, S.
&
Yoshikawa, K.
,
2006
,
2006 43rd ACM/IEEE Design Automation Conference, DAC'06.
p. 955-958
4 p.
(Proceedings - Design Automation Conference).
研究成果
:
Conference contribution
Budgetary Control
100%
Design
85%
Performance
42%
Hierarchical Block
42%
Border
28%
Domino logic synthesis system and its applications
Yoshikawa, K.
,
Inui, S.
,
Hagihara, Y.
,
Nakamura, Y.
&
Yoshimura, T.
,
2006 4月
,
In:
Journal of Circuits, Systems and Computers.
15
,
2
,
p. 277-287
11 p.
研究成果
:
Article
›
査読
Mapping Algorithm
100%
Logic Synthesis
100%
Technology Mapping
100%
Complexity
100%
Logic Gate
100%
1
被引用数 (Scopus)
An engineering change orders design method based on patchwork-like partitioning for high performance LSIs
Nakamura, Y.
,
Yoshikawa, K.
&
Yoshimura, T.
,
2005 12月
,
In:
IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences.
E88-A
,
12
,
p. 3351-3357
7 p.
研究成果
:
Article
›
査読
Design
100%
Partitioning
22%
Routing Process
11%
Logic Synthesis
11%
Placement Process
11%