Fast clock synchroniser using initial phase presetting DPLL (IPP-DPLL) for burst signal reception

K. Ohno, D. Adachi

研究成果: ジャーナルへの寄稿学術論文査読

4 被引用数 (Scopus)

抄録

A fast clock synchroniser that quickly adjusts the initial phase of the DPLL output clock to the input signal (receiver detector output) at the beginning of acquisition is proposed for burst QDPSK signal reception. The synchroniser performance is given in terms of nondetection rate (NDR) of the unique word following the clock synchronisation preamble. Measured results clearly indicate that the proposed synchoniser achieves faster synchronisation than the conventional binary quantised DPLL clock synchroniser.

本文言語英語
ページ(範囲)1902-1904
ページ数3
ジャーナルElectronics Letters
27
21
DOI
出版ステータス出版済み - 1991 9月 12

フィンガープリント

「Fast clock synchroniser using initial phase presetting DPLL (IPP-DPLL) for burst signal reception」の研究トピックを掘り下げます。これらがまとまってユニークなフィンガープリントを構成します。

引用スタイル